研究開発された技術紹介

半導体の高性能化は微細化に依拠し、高難易、高コストを招く。この課題解決の方策としてTSV(SI貫通ビア)を用いた三次元LSIデバイス実装が取り組まれている。これに不可欠なシリコン基板の薄化、VIA形成、TSVプラグ出しのプロセスを低コストのウェットエッチングとレーザー加工技術により実現し、ダメージ抑制複合ウェット加工プロセスとその製造装置の開発を行い、日本の半導体製造技術の高度化に貢献する

複数LSIデバイスを積層集積するための低コスト後工程プロセスの開発、及び、電気特性の向上
・シリコンの薄化→エッチングレート200μm以上、Max800μm/分で、薄化加工時間≦3分
・Via穴あけ技術→Via形成時間≦3分、最小加工径≦50μm、加工精度≦±5%
・Viaプラグ出し技術→Viaプラグ出し加工時間≦3分、エッチングレート≧3μm/分
(新技術)
<高速ウェットエッチング>
ダメージレスで、低コストの薄化加工プロセスを実現することが可能である
<レーザーマイクロジェットによるVia形成加工>
欠陥を発生させず加工面を荒らさない、また厚みのある被加工物に対しても対応することが可能である

・ウェットエッチングによるシリコンの薄化
‐HFとHNO3の混合比の最適化とウェットエッチング装置構造の工夫等により、加工時間38秒、超高速でのエッチングレート927μm/分、エッチングレートのユニフォーミティ2.1%を実現
‐抗折強度とエッチング面に対する断面TEM(透過型電子顕微鏡)観察により、ウェットエッチング加工ダメージが小さいことを確認するとともに、薄化加工によるデバイス特性劣化がほぼないことを確認
・レーザー・マイクロジェットによるVia形成加工‐50ミリ秒でのVia加工に成功するとともに、断面SEM(走査型電子顕微鏡)観察により、Via形成加工ダメージが小さいことを確認
‐目標の50μmにはやや及ばなかったものの、加工最小径は50～57μmを達成
・ウェットエッチングによるViaプラグ出し
‐使用するアルカリエッチング液を最適化することにより、加工時間171秒、高速でのエッチングレート3.64μm/min(平均値)、エッチングレートのユニフォーミティ2.75%を実現
‐プラグの断面SEM観察において、プラグ出し加工ダメージが小さいことを実証するとともに、プラグ出し加工後においてもViaとSiの間のリーク電流が小さいことを確認

論文：HigH-SpeedAlkalineEtcHingforBacksideExposureoftHrougHSiliconVias(H24.3)、Wet-CHemicalSiliconWaferTHinningProcessforHigHCHipStrengtH(H24.3)

研究および事業化休止

・事業所の閉鎖のため、研究および事業化は休止