文字サイズ
標準
色の変更

研究開発された技術紹介

  1. トップ
  2. 研究開発技術検索
  3. プロセッサの並列化により処理能力を大きく向上 高性能マルチプロセッサ・プラットフォームを開発

情報処理

プロセッサの並列化により処理能力を大きく向上 高性能マルチプロセッサ・プラットフォームを開発

神奈川県

テセラ・テクノロジー株式会社

2020年3月20日更新

プロジェクトの基本情報

プロジェクト名 ハードウエアRTOSを使った高性能・低消費電力型マルチプロセッサ・プラットフォームの研究開発
基盤技術分野 情報処理
対象となる産業分野 情報通信、スマート家電
事業化状況 研究実施中
事業実施年度 平成22年度~平成23年度

プロジェクトの詳細

事業概要

通信技術の革新によりネットワークの高速化にともない、組込系においてTCP/IPに対する高速化ニーズがある。一方でネットワークの低消費電力化という強い社会的ニーズがある。本研究開発ではハードウエアのリアルタイムOSによりマルチプロセッサプラットフォームを実現することにより、10GBPSに対応するTCP/IP処理性能と従来の1/10以下の低消費電力化を実現する技術基盤を確立する

開発した技術のポイント

・メモリ総量→メモリ総量は従来の2/5(40%)
・TCP/IP性能→動作クロック60MHzで1Gbps
・45nmプロセス性能により高性能化→300MHz以上の動作クロック、10GbpsTCP/IPスループット、消費電力2W以下
(新技術)
・RTOS:競合確率が著しく低下
‐ハードウェアRTOSシステムコール処理のため、競合率が著しく低下
・CPU間通信:インタラプトを伴わない
‐CPU間通信は、ハードウェアRTOSが直接処理するため、インタラプトを伴わない
・リアルタイム性:リアルタイム性は極めて高い
‐極めて高いリアルタイム性を実現
・性能:性能劣化が少ない
‐競合が少ないため、Amdahlの法則による性能劣化が少ない

具体的な成果

・システムの仕様を確立
‐ハードウェアRTOSと複数のCPUを接続するためのRTOS Extension部の詳細設計を完成
‐RTOSプログラミングマニュアル及びRTOS検証仕様を完成
‐ハードウェアでVerilogのコーディングを行い、RTOS仕様を完成
・ソフトウェア稼働のための環境を構築
‐TCP/IPプロトコルファームウェアのマルチプロセッサ対応、ハードウェアRTOS性能を引き出すためのモジュール化設計を完了
‐C言語によるコーディングを行い、マルチプロセッサ対応TCP/IPプロトコルソフトウェアを完成
‐マルチプロセッサARTESSO用C言語コンパイラ、アセンブラ、リンカーの性能向上を果たし、動作確認を完了
・マルチプロセッサ対応RTOSとして良好な結果を達成
‐メモリ総量は従来のARTESSOに対し、2/5(40%)に抑えることを達成
‐TCP/IP性能は、送信最大スループット83.8Mbps、受信最大スループット242.6Mbpsに性能向上を果たし、目標の1Gbpsに近付けた

知財出願や広報活動等の状況

特許:タスク処理装置(PCT/JP2012/063334)

実用化・事業化の状況

事業化状況の詳細

・H28年度の実用化に向け、補完研究を継続中
・FPGAによる無償評価キットあり

製品・サービスのPRポイント

省エネルギー化→10Gbpsの転送時の消費電力が2W以下

今後の実用化・事業化の見通し

更なる研究による機能追加とともに、ユーザーへの売り込みを推進中
・研究レベルで実現した性能をもとに、機能追加を含む製品化につなげるため、追加研究を実施しつつ、併行してセールス活動を実施中

プロジェクトの実施体制

主たる研究等実施機関 テセラ・テクノロジー株式会社
事業管理機関 テセラ・テクノロジー株式会社
研究等実施機関 カーネロンシリコン株式会社

主たる研究等実施機関 企業情報

企業名 テセラ・テクノロジー株式会社
事業内容 電子応用機器関連の開発設計
本社所在地 〒214-0014 神奈川県川崎市多摩区登戸2710-1 第6井出ビル4F
ホームページ http://www.tessera.co.jp
連絡先窓口 佐藤有希子
メールアドレス info@tessera.co.jp
電話番号 044-271-7533