平成23年度戦略的基盤技術高度化支援事業 「インテリジェント・ロータリーエンコーダ の製品化に関する研究開発」

研究開発成果等報告書

平成24年3月

委託者 関東経済産業局 委託先 株式会社キャンパスクリエイト

目次

第1章 研究開発の概要	1
1. 研究開発の背景・研究目的及び目標	1
1.1 研究開発の背景	1
1.2 研究開発の目的	1
1.3 研究開発の目標	2
2. 研究体制	2
2.1 研究組織	2
2.2 管理体制	3
2.3 研究員及びプロジェクト管理員	3
2.4 経理担当者及び業務管理者	4
3. 成果概要	5
3.1 実施した研究内容	5
3.2 量産用インテリジェント IC の試作・評価試験	5
3.3 量産製造に関する研究	5
3.4 量産用 IRE 検査システムの試作・評価試験	6
4. 当該研究開発の連絡窓口	6
第2章 本論-インテリジェント・ロータリーエンコーダの製品化に関する研究	開発7
1. 量産用インテリジェント IC の試作・評価試験	7
1.1 知能化システムの機能モジュールの基礎研究(設計・試作・評価)	7
1.2 知能化システムの実装技術開発(試作・評価)	8
1.3 ロボットアーム、ロボットフィンガでの実証実験実験	13
1.4 顧客聞き取りによるニーズ調査	17
2. 量産製造に関する研究	18
2.1 量産製造工程確立	18
3. 量産用 IRE 検査システムの試作・評価試験	19
3.1 検査システム概要	19
3.2 検査システム実装	20
第3章 全体総括	24

第1章 研究開発の概要

1. 研究開発の背景・研究目的及び目標

1.1 研究開発の背景

モータなどの回転機械の角度や角速度を検出するためのロータリエンコーダ(以下、REと略す)は、デジタル制御に欠かすことのできない位置検出センサとして、近年、工作機械、半導体製造装置、産業用ロボットなどの産業機器分野において重用されるようになってきている。REは、これらの分野からの位置決めや運動制御の高精度化の要求に対して、高分解能化で応えてきた。

しかし、多数の高分解能・高応答性を持ったセンサを有効活用するためには、高価な上位制御システムを使用しなければならず、それによってシステム全体の小型化やコストダウンが難しくなっている。(図 1-1)




図 1-1 従来のロータリエンコーダを用いた制御系

1.2 研究開発の目的

上記のような背景問題を解決するためには、センサ (RE) 自身に自ら分析・判断・制御ができる機能 (インテリジェント機能) が付加できれば、安価な上位制御機器を用いても小型・高速・高精度な制御が可能となると考えられる (図 1-2) 。

本研究開発事業では、マイクロテック・ラボラトリー株式会社(以下 MTL と略す)の新型ハイブリッドエンコーダ (以下 HV エンコーダと略す)を利用して、このようなインテリジェント機能を持ったインテリジェント・ロータリエン




図 1-2 IRE を用いた制御系

コーダ(以下 IRE と略す)を開発することを目的とする。

本研究開発の目的が達成されれば、生活支援ロボットはもちろん、医療用機器、情報機器、工作機械や半導体製造装置などの産業用機器などの分野への需要の拡大が見込めるとともに、それ

らの安全性・信頼性の向上に大きな役割を果たすと確信している。


1.3 研究開発の目標

実用的な IRE を製品化するため、次のような研究テーマを取り上げた。単年度の研究では、全てを実施できないため、複数年度の計画とした。

研究内容と目標	初年度	2 年度
①量産用インテリジェント IC の試作・評価試験 1. 知能化システムの機能モジュールの研究(設計・試作・評価) 2. 知能化システムの実装技術開発(試作・評価) 3. ロボットアーム、ロボットフィンガでの実証実験	0	0
②量産製造に関する研究 1.量産製造工程確立 2.量産製造検証		0
③量産用 IRE 検査システムの試作・評価試験	0	0

2. 研究体制

2.1 研究組織



所属 マイクロテック・ラボラトリー(株)

役職 代表取締役

氏名 小山 隆史


所属 マイクロテック・ラボラトリー(株)

役職 技術部部長


氏名 落合 憲司

2.2 管理体制

2.2.1 事業管理機関



2.2.2 再委託先



2.3 研究員及びプロジェクト管理員

2.3.1 管理者

株式会社キャンパスクリエイト

氏 名	所属・役職	
藤田 悟郎	技術移転部 産学官連携コーディネータ	
伊藤 正昭	技術移転部 産学官連携コーディネータ	
川﨑 和美	総務部 経理担当	
柏崎 あや子	総務部	

2.3.2 研究者

マイクロテック・ラボラトリー株式会社

	氏 名	所属・役職
小山	隆史	代表取締役
落合	憲司	技術部 部長
井口	裕司	技術部 開発課 課長

廣木 喬	技術部	開発課
藤田 真宜	技術部	開発課

国立大学法人電気通信大学

氏 名		所属・役職
金森	哉吏	大学院情報理工学研究科・准教授

2.3.3 協力者

アドバイザー (研究開発推進委員会委員)

氏名	所属・役職
俵木 康好	産学連携サポート 代表

2.4 経理担当者及び業務管理者

2.4.1 事業管理者

株式会社キャンパスクリエイト

	氏 名	所属・役職		所属・役職	
川﨑	和美	総務部 経理担当			

2.4.2 再委託先

マイクロテック・ラボラトリー株式会社

氏 名	所属・役職	
二関 智司	管理部 部長	
川端 美穂	管理部 経理主任	

3. 成果概要

3.1 実施した研究内容

本研究では、以下の研究内容を実施した。

研究実施内容

- ①量産用インテリジェント IC の試作・評価試験
- 1. 知能化システムの機能モジュールの研究(設計・試作・評価)
- 2. 知能化システムの実装技術開発 (試作・評価)
- 3. ロボットアーム、ロボットフィンガでの実証実験
- ②量産製造に関する研究
- 1. 量産製造工程確立
- 2. 量產製造検証
- ③量産用 IRE 検査システムの試作・評価試験

3.2 量産用インテリジェント IC の試作・評価試験

量産用インテリジェントICの試作に際して、次の項目について設計と実装を行った。

(1) 知能化システムの機能設計

エンコーダ信号から位置情報を取得する高速パルス計数機能、得られた位置情報を基に角速度、角加速度、角振動等の物理量を算出する物理量算出機能、物理量より制御対象の安全確認と危険予知を行う検知判定機能の設計を行った。

(2) 高速シリアル通信の通信規格設計

エンコーダ情報をシリアル信号に変換して、知能化システムへエンコーダ情報を送信する高速シリアル通信の通信規格の作成を行った。

(3) FPGA (Field-Programmable Gate Array) による知能化実装 知能化システムの設計、知能化機能の詳細設計、機能モジュールの調査と設計を完了した。 また、知能化システムの機能を FPGA に実装した。

(4) マイコンによる知能化実装

知能化システムの機能のうち、速度・加速度・振動・衝突等の物理量計測機能と、それらの範囲指定によるトリガ出力機能を実装した。

(5) 高速シリアル通信の実装

高速シリアル通信機能(送信・受信共)を FPGA にて実装した。小型のエンコーダへの対応および低消費電流化のため、同一ロジック容量では最小サイズで、かつ低消費電流の FPGA を選定した。その結果、1方向通信による大幅な省線化(電源を含めてトータル5本のみ。)と、通信速度を16MHzとすることにより、計36bit長データの更新周期3 μ sを実現した。

同時にシリアル通信 IC 評価ボードを製作し、送受信の実機検証を行った。

(6) ロボットアーム、ロボットフィンガでの実証実験

IRE 実証研究のための試験評価システムを構築し、知能化システムの試験評価およびロボットの動作の試験評価を行うことができた。また、衝突検知やすべり検知など制御に不可欠な機能モジュールを IRE に実装し、2 関節 2 自由度のロボットアーム、3 関節 2 自由度のロボットフィンガによる実証実験を行い、ロボット制御における IRE システムの有用性を実証した。

3.3 量産製造に関する研究

知能化システムのコンポーネントを大きく二つに分け、(1)エンコーダ+シリアル送信+ハーネス、(2)シリアル受信+知能化 IC を搭載した知能化ボックスの量産型のパッケージの二つのコンポーネントに関して、CADによる設計と試作を行った。設計した製品を、社内で製造するために必要な工程の設計を行い、構成部品は部品表を元に、製作、仕入を実施し、調達工程を

確立、組立についてはQC工程表、教育資料を作成し、製造工程を構築した。

3.4 量産用 IRE 検査システムの試作・評価試験

本知能化システムは、MTL 製 HV エンコーダーシリアル送受信システムー知能化チップー上位制御装置(PC 等)と言った制御対象の物理状態の測定系と、上位制御装置(PC 等) 一知能化チップーモータドライバーモーターMTL 製 HV エンコーダとなる駆動系の 2 系統のシステムで構成されている。

これらのシステムの機能検査を行うために、検査システム側では、エンコーダの物理状態を 人為的に生成し、その出力信号を確認することによって行うこととした。そのために、

- ①エンコーダの物理状態の再現系(物理制御システム)
- ②エンコーダ出力信号の確認系(信号処理システム)
- ③検査機能の管理系(情報処理システム)

からなる、自動検査システムを設計した。検査システムに必要な要素技術として、MTL 社の既存のエンコーダ検査システムを活用し、ファームウエア・ソフトウエアの改造にてこれらの実装を行った。

4. 当該研究開発の連絡窓口

株式会社キャンパスクリエイト

〒182-8585 東京都調布市調布ヶ丘1-5-1 電気通信大学共同研究センター

T E L: 042-490-5723 F A X: 042-490-5727

担 当: 伊藤正昭 E-mail: m-ito@campuscreate.com


第2章 本論-インテリジェント・ロータリーエンコーダの製品化 に関する研究開発

- 1. 量産用インテリジェント IC の試作・評価試験
- 1.1 知能化システムの機能モジュールの基礎研究(設計・試作・評価)

制御を高度化及び、知能化するために必要な IRE の機能要素の研究と開発を行った。当初考案・検討された機能は、以下の5つの機能分野に分けられた。

- (1) 高精度で高度な回転運動の測定機能分野
 - ・高速パルス計数機能、高速グレイコード変換機能
 - 角位置算出機能, 角速度算出機能, 角加速度算出機能
 - 角振動検出機能(振幅. 周波数. 頻度)
- (2) 安全確認 危険予知機能分野
 - •制限速度超過検出機能,制限加速度超過検出機能,超低速検知機能,静止検知機能
 - 衝突検知機能(衝撃力推定,間隔,頻度)
- (3) 角位置補正機能分野
 - ・ABS パルスによる INC パルス確認補正機能
- (4) 制御機能
 - PID 制御機能、パターン記憶再生機能、同期機能
- (5) 通信機能
 - ・IRE 間連携機能、上位コントローラとの相互通信機能

これらの機能を知能化情報処理チップに搭載し、このチップとエンコーダ、PC 等の上位制御器を組み合わせたものを知能化システムとし、その動作は図 2-1 のようになることを想定した。まず、アクチュエータが運動をすると、取り付けられた HV エンコーダから位置情報を示すインクリメンタル信号とアブソリュート信号が出力され、知能化情報処理チップに入力される。知能化情報処理チップ内では、入力されたエンコーダ信号から位置情報を算出し、角速度、角加速度、角振動といった物理量を計算する。算出された物理量を基に、制御系の安全確認と危険予知を行い、動作情報を上位制御器へ出力する。また、上位制御器からはアクチュエータを動作させる指令が送られ、知能化情報処理チップ内でアクチュエータを動かすための制御情報を出力する。さらに、アクチュエータ・エンコーダの動作系が複数ある場合でも、それらが連携して動作可能な機構を持つものとした。



1.2 知能化システムの実装技術開発(試作・評価)

前節で構想された知能化システムを、現段階で量産製品として提供可能な実装形態に関する研究開発を実施した。

1.2.1 知能化システムのシステム構成

当初構想された知能化システムを実装するに際し、現時点で実装可能なデバイス構成を検討し、 下記のようなモジュール構成にて実装することとした。

ハイブリッドエンコーダ




図 2-2 知能化システムの実装システム構成

将来的には「ロータリエンコーダ」と「知能化ボックス」は一体の物となることも考えられるが、我々のエンコーダが作用端に近く小型・軽量と言った特徴が重視されることを考慮すると、 このシステム構成が最も実用製品に近い形態であると考えられる。

1.2.2 ハイブリッドエンコーダ

制御の高度化、知能化を実現するうえで特に重要となる角位置、角速度、角加速度などの諸データを高速かつ高精度に算出するために、今回は高分解能/高応答のインクリメンタル/アブソリュート複合型の HV エンコーダを回転角センサとして使用した。緒元は下記のとおり。

衣 2−1 ロマエンコープ 相元			
型式	EAS-12-32000C-10G1		
電源電圧	DC5V±5%		
消費電流	80mA 以下(出力無負荷時)		
出力コード	グレイコード(負論理)		
	ABZ		
分解能	アブソリュート部:1024 (10bit)		
	インクリメンタル部ー32000P/R		
出力回路	NPNオープンコレクタ出力		
出力容量	シンク雷流: 20mAmax		

表 2-1 HVエンコーダ緒元

	出力残留電圧: 0. 4Vmax.		
最高応答周波数	アブソリュート部: 10kHz (精度保証時) /40kHz (動作)		
	インクリメンタル部:800kHz(精度保証時)/1.6MHz (動作)		
許容軸負荷荷重	ラジアル方向-1.9N/スラスト方向-1.9N		
許容軸回転数	6000rpm		
使用周囲温度/湿度	0~60°C/RH35%~90%		
重量	40g		
ケーブル	ビニール線 AWG30 ケーブル長:330mm		
外形寸法	φ20×21 (シャフト部は除く)		

1.2.3 高速シリアルインターフェイス

物理量センサであるHVエンコーダは、アブソリュート信号で10線、インクリメンタルで3線、電源およびグラウンドで2線の最低15線は信号線が必要となる。この信号を直接知能化ボックスまで配線すると、「伝送ケーブルが太すぎる」「差動信号でないため長距離伝送できない」等の問題がある。そのため、今回新たにエンコーダ用の高速シリアル伝送インターフェースの開発を行った。

1) 要求性能

本システムで必要とされる、シリアル通信部の特性を下記に挙げる。

表 2-2 シリアル通信要求項目

er contract the					
要求項目	要求基準	目的			
低レイテンシ—	< 1 Ο μ s	上位制御システムより高速に、観測端の			
高データ更新レート	< 5 μ s	物理状況を把握するため。			
省配線	信号線数<6本(電源含む) 直径<6mm	作用端での動作を妨げない(軽量・省スペース)。配線容易化。			
小型パッケージ	<5mm 角	小型エンコーダの内部に組み込むため			
低電圧駆動	<3.3V	機器の省電力・低発熱			
エラー補正 or 検出	必須	精度向上。伝承距離長期化。			

2) 通信LSIの選定

前記要求を満たすために、市販のシリアル通信 IC と自社開発の通信 IC を比較し選定した。

表 2-3 シリアル通信 LSI 仕様			
形式	G9205(日本パルスモータ製)	MTL 高速シリアル通信 LSI	
入出力ポート数	16 ポート入出力	12 ポート出力(送信)入力(受信)	
構成	送信/受信側とも同一LSI。	送信:EPM570M100I5N(ALTERA FPGA)	
	センタレスポート間モードで使用。	受信:EPM570T100I5(ALTERA FPGA)	
通信方式	半2重サイクリック通信	送信側→受信側への1方向通信	
必要ケープル本数	4本(電源ライン含む)	4本(電源ライン含む)	
電源	DC3. 3V 単一	DC3. 3V 単一	
ボーレート	20MBbps	16Mbps	
データ転送周期	15. 1 <i>μ</i> s	3 μ s	
パッケージ	48pinQFP	送信側:□6 100pinMBGA	
	モールド部 7mm□,	受信側:□14 100pinTQFP	
	端子含め 9mm□		
システムクロック周波数	40MHz	48MHz	
主な必要周囲回路	・RS485 トランシーバ IC(50Mbps 対応品)	・RS485 ドライバ- IC(50Mbps 対応品)	
部品	• 発振器 (40MHz)	・発振器 (48MHz)	
伝送エラー検出機能	エラーモニタ有り	エラーモニタ有り	
	(CRC エラー検知による。)	(CRC エラー検知による。)	

3) G9205の評価

回転状態にあるエンコーダ(信号出力 20kHz)に接続したシリアル送信チップから 16mケーブルにて実際にエンコーダ信号をシリアル伝送させ、シリアル受信チップからの信号を確認した。コードエラーなどの発生はなく、安定した状態で送信側パラレル入力のデータが伝送されることを確認した。また実測データ更新周期は実測 $10.5 \mu s$ (95.2kHz) であり、こちらも要求

を満たすものであった。

4) 当社開発品 MTL 高速シリアル通信 LS Iの評価

G9205 と同様の実験を行った。前記同様、信号は安定して送信されており、データ更新周期も 3μ s(333kHz)となり、設計通りの性能が確認できた。G9205 と異なり、当シリアル送信システムでは、インクリメンタル信号カウント機能がついており、データ更新周期を超えるインクリメンタル信号も伝送することが可能となっている。これを確認するために 1MHz の信号を入力したが、正常に伝送されていることが確認できた。これらの結果より、自社製通信 LSI を IRE システムに用いることにした。




図 2-3 シリアル通信実機検証結果 (A相周波数1MHz)

1.2.4. 知能化モジュール実装


知能化モジュールの実装形態には様々な方法が考えられるが、本研究では、下記の3通りの方法で実装し、評価を行った。

- 1. FPGA のみ(含むソフトプロセッサコア利用)
- 2. CPU+FPGA
- 3. CPU

1) FPGA のみ(含むソフトプロセッサコア利用)による実装

開発するターゲットシステムとして「Cyclone III FPGA Board」を使用し、開発環境として A LTERA Quartus II (開発ソフトウエア) を用いた。FPGAに導入したソフトウエアプロセッサコアには「NIOS2」を用いた。

この構成にて、知能化処理を実行試験するため、1自由度1関節回転制御システムにこれを 導入し、下図2-4のような環境で開発を行った。



A: 打撃間隔 / 打撃時の速さ / 打撃押し込み量 B: 衝突判定、時刻、角度、角速度、角加速度、出力 Duty 比 C: 目標値(速度、助走角) D: 予想値(所要時間、必要 Duty 比) E: グレーコード、インクリメンタル A 相、インクリメンタル B 相

図 2-4 1自由度1関節回転制御システムにおける実装例

本研究では、上記実装が終了し機能が正常に動作するところまで確認ができた。

2) CPU+FPGAによる実装

開発するターゲットシステムとして「PCIExpressCard型 FPGAボード(PICO E-16)」を使用し、開発環境として Impulse C/CoDeveloper を用いた。

Impulse Cとは、PCと FPGAの HW/SW 協調設計ソフト開発ツールであり、従来ハードウェア・ソフトウエアそれぞれ別の環境で行っていた開発を、Impulse Cを用いることで一つのツールで同時に開発することができる。

また、Impulse C では、C 言語からハードウェア言語への変換が可能で、VHDL 等のハードウェア記述言語を使用せずに C 言語のみでハード、ソフトの HW/SW 協調設計が可能である。HW/SW 協調設計を行うためには、従来のアルゴリズム(シーケンシャルフローチャート)をハードウェア向きの並列処理のプロセス(CSPCommunl Cating Sequential Process)に書き換える必要がある。

具体的には、従来のフローチャートに基づいたサブルーチン、ポインタ、メモリを使用したアルゴリズムをプロセスとプロセス間通信、レジスタ、ローカル変数を使用した CSP に書き換えた。図 2-5 に時系列信号の実時間処理フィルタの構成(開発環境での実行画面)を示す。

最も単純なプロセスの場合は、前処理(ソフトウエアプロセス)、並列処理(ハードウェアプロセス)後処理(ソフトウエアプロセス)の3つのプロセスで構成され、事前にシミュレータ上で動作確認を行い、FPGA 実行ファイル生成時には、並列処理(ハードウェアプロセス)部分を FPGA 上で実行することができた。




図 2-5 CPU+FPGA タイプの開発環境および実行環境

3) CPUによる実装

ターゲットシステムとしてルネサス SH7216 を用い、OSを用いず直接C言語によるファームウェアを作成した。FPGA と異なり、こちらは全てをソフトウェア処理しなければならないため、速度面での不安があるが実装や拡張の容易さにメリットがある。

マイコンによる知能化システム全体の動作フローは下図のとおり。




図 2-6 マイコンによる知能化システム全体の動作フロー

4) 実装方法による違い

今回の研究では、各実装方法による性能や拡張容易性、コスト等の相互比較検証までは行えなかったが、どの方法でも機能実装上には問題が無いことは確認でき、開発ノウハウや機能モジュール等の蓄積を行うことができた。

1.3 ロボットアーム、ロボットフィンガでの実証実験

1.3.1 2関節2自由度ロボットアームを用いた実証実験

1) 2関節2自由度ロボットアーム

図 2-7 に本研究の実験に用いた 2 関節 2 自由度ロボットアームの構成を示す。アームは、第 1 関節に取り付けた減速機付 DC モータ 1 で駆動される。撥(スティック)は、モータ 1 と同軸に設置した減速機付 DC モータ 2 からプーリースチールベルト伝動機構を介して駆動される。モータ 2 をこのように配置することにより、アーム先端部の荷重を軽減し、アームを高速に動作させることができる。第 1 関節エンコーダによりモータ及びアームの回転角度を、第 2 関節モータエンコーダによりモータ 2 の回転角度を、撥エンコーダにより撥の回転角度を測定する。




図 2-7 2関節2自由度ロボットアームの構成

2) 知能化システムの構成

図 2-8 に 2 関節 2 自由度ロボットアーム太鼓打撃装置のシステムブロック図を示す。

知能化システムでは、エンコーダのパルスカウントを行うとともに、カウントしたパルスからアーム及び撥の角位置、角速度、角加速度、角位置補正を算出する。その情報を基に、打撃、振動及び角位置のずれの検知を行い、アクチュエータの制御を行う。なお、上位コントローラである PC から知能化システムへは打撃の指示(打撃条件等)を送信し、知能化システムから上位コントローラの PC へは打撃時の情報(位置、時間、衝突や振動の有無等)を送信する。これらの機能を Altera 社製 Cyclone Development Board に実装した。




図 2-8 2関節2自由度ロボットアーム太鼓打撃装置のシステムブロック図

3) 一定間隔連続打撃実験の結果と考察

2 関節太鼓打撃装置は「リズムを刻む」、「演奏音の大小を調節する」、「演奏の際の打撃 位置を選択する」を達成するために、打撃動作として一連の「打撃位置」、「打撃速度」、「打 撃間隔」を設定する。太鼓打撃装置の動作は、まず指定された「打撃位置」を打撃するための打 撃待機位置まで、アーム(第1関節)及び撥(第2関節)を移動する(打撃待機状態)。次に撥(第 2関節)を加速し指定の「打撃速度」で太鼓を打撃する(振り下げ状態)。打撃判定がされると、 撥を次の打撃待機位置へ移動する(振り上げ状態)。このように撥の打撃動作は、1)打撃待機状態、2)振り下げ状態、3)振り上げ状態を遷移し、打撃間隔が指定の「打撃間隔」となるように 打撃時刻の制御を行う。

表 2-4 に打撃間隔を 500msec、打撃位置は太鼓膜、打撃速度を変えて実験を行った結果を示す。 予備実験の結果より、打撃速度が 890. $3 [\deg/\sec]$ を超えるとスチールベルトにずれが発生し、 遅れ時間とずれ角度の値が大きくなることが分かった(図 2-9)。角位置ずれ検出機能及び角位 置ずれ補正機能を使用することで、どのような打撃速度においても、遅れ時間は 0. 5 [msec] 以下、 ずれ角度は 0. $2 [\deg]$ 以下とすることができた(図 2-10)。

次 2 平 万 区				
+T較`市 庄[⊿。~ /。]	角位置ずれ補正機能なし		角位置ずれ補正機能あり	
打撃速度[deg/s]	遅れ時間[ms]	ずれ角度[deg]	遅れ時間[ms]	ずれ角度[deg]
562.5	0.111	0.029	_	-
843.8	0.000	0.121	_	_
1125.0	1.889	2.283	0.2222	0.0450
1406.0	2.667	3.744	0.2222	0.1188
1688.0	3.444	5.666	0.3333	-0.0150

表 2-4 角位置ずれ補正機能の有無と遅れ時間及びずれ角度

[※]遅れ時間は、10回連続打撃時の平均遅れ時間。

[※]ずれ確度は、10回連続打撃時の平均ずれ角度。




図 2-9 10 回連続打撃時の撥とモータの角位置(角位置ずれ補正機能なし)




図 2-10 10 回連続打撃時の撥とモータの角位置(角位置ずれ補正機能なし)

1.3.2 3関節2自由度ロボットフィンガを用いた実証実験

1) 3関節2自由度ロボットフィンガ

図 2-11 に 3 関節 2 自由度ロボットフィンガの構成を示す。フィンガは先端部から順に、

- DIP 関節 (Distal Interphalangeal joint, 遠位指節間関節)
- PIP 関節 (Proximal Interphalangeal joint, 近位指節間関節)
- MP 関節 (Metacarpophalangeal joint, 中手指節間関節)

と呼ぶ。3 関節のうち、駆動源から直接駆動されるのは MP 関節と PIP 関節の 2 関節であり、DIP 関節に関しては人間と同ように PIP 関節に連動させる構造とした。フィンガの動作は指の屈伸運動のみ可能であり、全体の自由度は 2 である。




図 2-11 3関節2自由度ロボットフィンガの構成

2) 知能化システムの構成

図 2-12 に示すように、知能化システムはエンコーダから出力される信号から角度、角速度、角加速度、回転方向を算出する測定機能部分と、算出した角度、角速度、角加速度情報から制御対象物体の衝突、振動や故障などの異常検知機能部分とそれらの情報をもとに制御則に従って制御信号を出力する制御機能部分を持つ。そして他のエンコーダとの間で各自の角度、角速度、角加速度、衝突、振動、故障、制御信号といった情報を送受信する通信部から成る。インテリジェントシステムの構築には FPGA (Cyclone III) を用いた。




図 2-12 知能化システムの機能ブロック図

DPU MAD

3) 押し込み力評価実験の結果と考察

図 2-13 に押し込み力評価実験のよう子を示す。押し込み力は、ロードセル(表 2-5 参照)を用いて測定した。

表 2-5 ロードセルの仕様

メーカー	イマダ
型番	DPU-50N
測定範囲	±50 N
荷重精度	±0.2%FS
19 主相及	±1 デジット


図 2-13 指先の押し込み力評価実

本実験装置には、アクチュエータとエンコーダしか含まれておらず、接触(圧力)センサは含まれていない。それにもかかわらず、IREシステムを使用することによって、各関節角度を検知する複数のエンコーダの角度差から、指への対象物体の接触位置や押し込み力を推定して運動を制御することができると言うことを実証することを目標としている。

図 2-14(a) では、PIP 関節を固定し MP 関節を回転させ基節の腹でロードセルを押した。図 2-14(b) では、逆に MP 関節を固定し、PIP 関節を回転させ中節の腹でロードセルを押した。両実験とも、IRE による力推定制御により、下記のような動作を行った。

- 1. ロードセル上部に指を配置し、ロードセル非接触状態から運動を開始する。
- 2. モータを回転させて指を動かし、ロードセルへの接触を検知すると停止する
- 3. そのままモータを回転させロードセルを 0.1N ずつ、1N に達するまで押し込む。
- 4. 今度はモータを逆方向に回転させ、ロードセルから離れたら停止する

図 2-19 (c) には、上記②のロードセルに接触してからの、モータ回転角とロードセルの測定圧力を結果を示す。PIP 関節による押し込み力が 0.4N 程度までしか上がらないのは、指の力が回転方向にかかるのに対して、ロードセルの測定方向は垂直成分だけだからである。



(a) MP-PIP(間長:50mm)関節による押込実験

(b) PIP-DP(間長:30mm)関節による押込実験




図 2-14 MP 関節と PIP 関節の押し込み力評価実験

1.3.3 まとめ

具体的な制御対象に IRE を組み込んで実証研究を行うため、実証に適した仕ようによる 2 関節 2 自由度のロボットアームと 3 関節 2 自由度のロボットフィンガを設計・製作・改良した。 衝突検知やすべり検知など制御に不可欠な機能モジュールを IRE に実装することにより、ロボットアームを用いて一定間隔打撃などの一連の動作を行うことができた。

衝突検知や関節トルク算出など制御に不可欠な機能モジュールを IRE に実装することにより、ロボットフィンガを用いて指先で物体を押し込む一連の動作を行うことができた。

以上のように、構築した試験評価システム及び開発したロボットアーム、ロボットフィンガを用いて実証実験を行い、ロボット制御における IRE システムの有用性を実証した。

1.4 顧客聞き取りによるニーズ調査

本事業での IRE を製品化するにあたり、IRE のニーズや IRE に期待する機能などについて聞き取り調査を実施した。対象は MTL の顧客や出展する展示会の来場者とし、調査を行った(表 2-6)

表 2-6 :	ユーザに対す	る間き取り	調査結果一	暫
---------	--------	-------	-------	---

	P(= 1		
会社名	応用分野	調査内容	
H社	ロボット	過去に検討済み。 現在は制御器側で速度・加速度を検出し、動きのムラを検知している。 エンコーダから出力されればうれしい。	
N社	ガラス製造	シリンダの制御に使用。エンコーダは装置の重要な箇所に使用しているため、一年に一回の期間で交換している。 故障する前に異常な動きを検知し、エラー信号をエンコーダから送ることが可能であれば、そのエラー信号が発生した時点を交換時期として、メンテナンスに掛かる費用を削減することができる。	
0 社	流量計	流量計にて、空気が入った時に高回転で回ってしまうため、防止したい。	
T社	レンズ設計	興味あり。できれば面白い。	
0 社	モータ	異常検知信号を利用し、歯車の破壊を未然に防ぎたい。	
J社	駆動部品	興味あり。エンコーダから異常検知信号が出力されればうれしい。	

調査の結果、異常検知等の目的で使用するニーズが高いことがわかった。この他に、個別の 顧客面談による要望聞き取りなども行った。

これらの調査の結果、顧客の全ての要望を取り入れるような最大公約数的な単一製品を作成するよりも、全ての機能をモジュール化しそれらを有機的に結びつけるためのシステムプラットフォームを提供することが、最も顧客期待に合致し、メーカーとしても付加価値を与えやすいのでは無いかと言う考えが強くなった。

今後の製品開発の方向性を見出す重要な知見を得ることができた。

2. 量産製造に関する研究

2.1 量產製造工程確立

2.1.1 量產設計・試作

プロトタイプ版知能化システムの製品コンポーネントは、次の二つに分かれる。

- 1. エンコーダナシリアル送信+ハーネス(図 2-15(a))
- 2. シリアル受信+知能化 IC を搭載した知能化ボックスの量産型のパッケージ(図 2-15(b)) 本研究では、上記二つのコンポーネントに関する C A Dによる設計と、試作を行った。




図 2-15 (a) シリアル出力エンコーダ + 知能化ボックス



(b) 知能化ボックス量産型プロトタイプ (寸法:100×140×40)

知能化ボックスには、

- エンコーダとのシリアル接続用コネクタ
- ・PC 接続用信号出力 USB 角コネクタ
- 電源入力コネクタ
- ・トリガ信号出力用コネクタ

の4接続端子が設けられ、上位側(PC)及び下位側(検査エンコーダ)間と接続する。現在はマイコンの市販標準ボード+入出力用ドーターボードを利用しているため、ボックスサイズが大きいが、将来はこれらを専用の一枚基板に実装すれば、現在サイズの4分の1程度の大きさにできる見込みが立っている。

2.1.2 工程設計・調達工程

前節で設計した製品を、社内で製造するために必要な工程の設計を行った。

構成部品は部品表を元に、製作、仕入を実施し、調達工程を確立した。

組立についてはQC工程表、教育資料を作成し、製造工程を構築した。

それらの量産工程を確立させたことから、本システム(エンコーダ部、シリアル通信モジュール、知能化ボックス)の製造原価を¥40.000/lot100 になる見通しがついた。

さらに、前記1)の知能化部の基板を必要部品のみに精査した小型専用基板を製作することにより25%以上コストダウン出来る見込みとなる。

(生産工数は試作品の所要時間を元に算出)

3. 量産用 IRE 検査システムの試作・評価試験

3.1 検査システム概要

本知能化システムは、MTL 製 HV エンコーダ→シリアル送受信システム→知能化チップ→上位制御装置 (PC 等)の要素で構成されている。検査システムとしては、これらの構成要素の中で測定要素であるエンコーダ部分を動かし、知能化チップから出力されてくる信号の検証を行うことによって、製品の良否を判定できるようにする。

また、量産検査システムを構築すると同時に、簡単な拡張によって IRE 開発検証用のプラットホームとしても使用できるように設計した。

このような検査システムに必要なシステム構成要素として、表 2-7 のものを考案した。

構成要素用途① エンコーダの物理状態再現系量産用 IRE の状態検査② 知能化チップの信号検出系開発用のエンコーダ原信号解析④ 検査記録管理系トレーサビリティの確保

表 2-7 検査システム構成要素

ダの物理状態再現系と④検査記録管理系に関しては、MTL 社の既存の検査・管理システムを流用して、実装することとした。②知能化モジュールの信号検出システムと③エンコーダダイレクト

限られた経営リソースの中で、このような検査システムを構築するために、我々は①エンコー

信号の解析システムは、新たに作成することとした。

このような検討の結果、システムの全体構成は図2-16のようになった。




図 2-16 検査システム全体構成

3.2 検査システム実装

3.2.1 ハードウェア構成

前節で説明したように、検査を実施するためには物理状態の再現と信号の計測が必要となる。そのため、図 2-17 の様なハードウェアにて検査システムを構成した。本システムで現在使用しているオリエンタルモータ社製の BXD60A-A では、通常のエンコーダ検査の場合はモータを速度制御しているため一定速度検査は確実に行える。しかし IRE で求められているような複雑な回転状態での挙動を厳密に再現することはできない。ここでは、量産出荷検査に用いると言う前提であるため、定速度以外の回転状態は、速度を短時間制御することによって擬似的な物理状態を作った。

- ・速度一定→指定した速度で回転させる。
- ・加速度一定→指定した速度を短時間で増速・減速させる。
- 振動→指定した速度を短時間で±させる。
- ・衝突→指定した速度を、急に反転させる。

この方法には、従来の検査用ハードウェアをそのまま利用できるため、途中で人を介さない完全自動検査ができると言う利点がある。しかし完全な物理状態の再現と言う訳ではないため、現段階では絶対性能の評価には使用できない。




図 2-17 検査システム外観

3.2.2 ソフトウエア構成

検査システム構成からわかるとおり、本検査システムには、物理環境制御用のマイコンファームウエア用のソフトウエアと、計測判定用の用 PC 側ソフトウエアから構成される。それぞれシステム上のソフトウエアは、表 2-7 に示されるように相互に連携して一連の検査を実行する。

表 2-7 検査用ソフトウエアの動作フロー

オペレータ	検査用 PC (Windows Program)	計測器(SH2 Firmware)
検査対象の情報入力	エンコーダ情報入力画面	
検査条件の入力	検査情報入力画面	
検査開始	開始ボタン	
		指定速度による回転(CW&CCW)
	IRE のアブソ位置とインクリカウント取得→位置確認	
		指定速度による回転(CW&CCW)
	IRE のアブソ位置と速度取得→速 度確認	
		指定加速度による回転(CW&CCW)
	IREのアブソ位置と加速度取得→ 加速度確認	
		任意位置に移動し指定振動運動
	IREのアブソ位置と振動パラメータ取得→振動確認	
		指定速度で回転し、任意位置で速度反転 (CW&CCW)
	IREのアブソ位置と衝突物理量取 得→衝突確認、衝突検知確認	

	速度検知範囲外の速度で回転(CW&CCW)
IREのアブソ位置と速度および検 知フラグ取得→速度検知確認	
	加速検知範囲外の加速度で回転(CW&CC W)
IRE のアブソ位置と加速度および 検知フラグ取得→加速度検知確 認	
	指定速度で回転させ、任意の位置で超低 速度(1rpm)に切替(CW&CCW)
IRE のアブソ位置と速度および検 知フラグ取得→超低速検知確認	
	指定速度で回転させ、任意の位置で停止 (CW&CCW)
IRE のアブソ位置と速度および検 知フラグ取得→停止検知確認	

また PC 側ソフトウエアは、物理状態の制限系の制御、USB データ取り込みによる知能化モジュールからの出力情報検査、デジタル 10 ボックスからのトリガ情報検査を、時間的に高精度で行うために、それぞれを別々のスレッドに分割し、将来の計測内容変更に対しても、精度と拡張性が確保できるように作成した(図 2-18)。




図 2-18 検査処理フロー(スレッド構成)

作成された検査用ソフトウエアのユーザーインターフェースは、計測条件の入力画面と計測結果の表示画面の2画面から構成される(図 2-19)。




図 2-19 検査用ソフトウエア画面

ここで得られた計測データは、社内データベースに XML データとして記録され、全ての製品の 出荷時の状態を追跡することができる。

第3章 全体総括

新興国の台頭により、従来日本が得意としてきた「ものづくり」産業が急速にキャッチアップされ、より高い付加価値を創造して行かなければ、競争力を保つことが難しくなってきている。そのためには、素材・部品レベルにおいても顧客の要望に迅速に応え、より高度な要求に応えられる製品作りが求められている。

このような状況の中、ロータリエンコーダと呼ばれる機械運動をデジタル信号に変換するセンサにおいても、局所的に様々な情報処理を行うことによって(知能化)、今までには不可能であった新世代の高付加価値をもった制御システムの構築を可能とする、インテリジェントロータリーエンコーダ(IRE)の開発が期待されている。

本研究では、このような IRE を製品として供給するための研究開発を実施した。

研究内容と成果は下記の通り。

- 1 知能化機能の設計
 - ・知能化処理に必要な機能が設計できた。
- 2. 知能化機能の実装
 - ・高速/短レイテンシ―のシリアル伝送システムを実装した。
 - FPGおよび高機能マイコンによる知能化処理実装を行った。
- 3. 知能化機能の実証実験
 - ・IRE を組み込んだロボットアーム/ロボットフィンガを作成し、IRE システムの有効性が実証できた。
- 4. 知能化製品の製造工程開発
 - ・量産用製品設計・製造工程が確立できた。
- 5. 知能化製品の検査工程開発
 - ・多数の機能変更にも柔軟に対応可能な、自動検査システムを構築した。
- 6. 市場要求の検証
 - ・IRE のプロトタイプを提示し、顧客の実際の要望を調査した。

研究内容は、ほぼ当初予定どおり行うことが出来たが、プロトタイプ製品にはまだ様々な解決 すべき問題があり、下記のように製品化に向けてさらなる研究が必要である。

① 汎用知能化製品の機能整備

顧客調査より知能化機能にはまだ過不足があることが判明し、これらの機能の整理と性能評価をさらに進める必要がある。具体的には、ユーザ独自の知能化処理をチップ内で実行できるようにする機能の追加や、動的振動解析機能の追加等を計画している。

- ② カスタム知能化製品の供給容易化
 - 全機能は不要で省スペース化と利用の容易化を求める顧客向けに、利用できる機能をカスタマイズし、シリアル通信 IC (FPGA) に機能を埋め込んだカスタム品を提供する。これを迅速・安価にできるシステムを構築する。
- ③ さらなる小型化と汎用化
 - 知能化モジュール(知能化ボックス)のさらなる小型化。シリアル通信 IC を、MTL の他の製品にも適用し、様々なエンコーダで知能化機能を使用可能にする。