平成22年度予備費事業 戦略的基盤技術高度化支援事業 「高信頼性デジタルアシスト AD コンバータの研究開発」

研究開発成果等報告書

平成24年3月

委託者 東北経済産業局

委託先 公益財団法人 みやぎ産業振興機構

第1章 研究開発の概要

- 1-1 研究開発の背景・研究目的及び目標
- 1-2 研究体制(研究組織・管理体制、研究者氏名、協力者)
- 1-3 成果概要
- 1-4 当該プロジェクト連絡窓口
- 第2章 本論-AD コンバータの実装要素技術の開発
- 2-1 キャリブレーションの高精度化と高速化
- 2-2 ハードウェアサイズの最適化
- 第3章 本論ーデジタルアシスト AD コンバータの回路設計
- 3-1 65nm プロセスの設計手法の構築
- 3-2 アナログ BIST/BOST Co-Design 設計
- 3-3 デジタル部論理設計による FFT 処理最適化
- 3-4 Gain/Offset 補正付き AD コンバータの回路設計
- 3-5 Phase Skew の補正回路設計
- 3-6 BIST/BOST のシステム制御回路設計
- 第4章 本論ーデジタルアシスト AD コンバータの試作開発
- 第5章 本論-デジタルアシスト AD コンバータの評価
- 5-1 評価用 FPGA ボードの完成
- 5-2 最終評価
- 第6章 全体総括

第1章 研究開発の概要

1 - 1 研究開発の背景・研究目的及び目標

(1) 実施計画の細目(手法・手段・研究場所等)

1)研究の目的

近年、SoC (System On Chip) にADコンバータを搭載した LSI の割合は非常に 多い。半導体プロセスの微細化によって、デジタル回路は、高集積化と情報の高速処理 がなされ、飛躍的に進歩している。一方、ADコンバータに代表されるアナログ回路は、 微細化に伴う回路動作電圧の低下によりアンプの利得が得られないため、その特性は大 きく劣化し、また、相対的にノイズの影響が大きくなる為、安全性と信頼性が失われる 問題がある。

このような状況を鑑み、デジタル回路でアナログ回路の特性を補正する技術、および、 デジタル補正を前提とし、高い利得を必要とするアナログ・アンプを使用せずに高速 処理、低消費電力を実現するアーキテクチャの開発、また、そのアーキテクチャを 使った回路を自動的に生成する技術を実現することで、開発時間、コストの削減とと もに、安全性と信頼性を100%に保つ SoC 技術の高度化を目指す。

2)研究の概要

現在の AD コンバータは高速処理・高消費電力・回路面積大のパイプライン方式が 主流だが、昨今のアナログ技術の進展に伴い、より高速な AD コンバータが求められて いる。同時に、環境資源保護の観点から省電力性も重視されている。これらが現在の川 下産業のニーズである。

現在主流のパイプライン方式 AD コンバータは、高速化に伴い消費電力及び回路面積 が飛躍的に増大する。一般に、半導体における省電力と小型化に有効な手法はプロセス 微細化技術であるが、パイプライン方式 AD コンバータではダイナミックレンジの大き な線形増幅器を必要とするため為、微細プロセスを適用できない。即ち、パイプライン 方式 AD コンバータの改良では川下産業のニーズに応える事が出来ない。

本研究では、下記理由からかつての主流であった逐次比較方式 AD コンバータに着眼 した。

・消費電力と回路面積が非常に小さい

・線形増幅器を使わないため最新の微細プロセス技術に対応できる

・処理速度が遅いが、複数の逐次比較方式 AD コンバータを使い、時分割処理によっ て高速処理が実現可能

但し、AD コンバータは工業製品であり、個体毎に一定の性能誤差(公差)が生じる事 は避けられず、電気的特性のバラツキをゼロとする事は不可能である。時分割処理方式 は AD コンバータ間で僅かでも特性バラツキがあると AD 変換精度が大きく劣化するこ とから、個々の AD コンバータに電気的特性バラツキが有る事を前提に、これを補正す る技術が必要となる。

この補正技術は、デジタル回路によって電気的特性バラツキを解析して補正する技術

及びデジタルアシスト技術によって実現する。デジタル回路は多数の機能を小面積で実 現できる為、消費電力増加を最小限に抑える事ができ、温度など環境条件に左右されな い。なお、アナログ回路では、回路規模が膨大になり消費電力が増加し、温度による影 響を受けやすく環境条件により補正精度が変化する。

また、アナログ回路全般(AD コンバータに限らず)はデジタル回路の様な自己診断 回路を持たない為、出荷時検査や運用において異常(製造不良や故障)が生じた場合、 その診断に時間を要してしまい、川下産業の潜在的な課題として、テストコストの削減 が挙げられている。アナログ回路で自己診断機能を実現する事は技術的に困難で、未だ 実現されていない。

本研究で実現するデジタルアシスト回路は、アナログ回路の電気的特性を解析するもので、迅速かつ容易に自己診断機能を有する AD コンバータを実現する。

本研究は、平成 21 年度の研究成果(平成 21 年度補正予算戦略的基盤技術高度化支援 事業採択事業)を基に AD コンバータの実装に係る、下記項目を技術的目標とした。

	:	200MSPS	_ 平成 21 年度達成
<u>利得・オフセットのミスマッチ</u>	:	<u>+</u> 1 LSB 以下	_ 平成 21 年度達成
Phase Skew の抑制	:	10psec 以内	本研究
小型化	:	5mm ² 以下	本研究
低消費電力化	:	10mw 以下	本研究
	:	2msec 以内	本研究

1-2 研究体制

(1)研究組織及び管理体制



2)管理体制

事業管理者 [公益財団法人みやぎ産業振興機構]



(再委託先)





(2)研究員及び管理員(役職・実施内容別担当)

【総括事業代表者 (PL)】(プロジェクト管理員)

氏名	所属・役職
大江 良一	匠ソリューションズ株式会社・取締役副社長

[【]管理法人】財団法人みやぎ産業振興機構

管理員(プロジェクト管理員)

氏名	所属・役職
中塚朝夫	産業育成支援部・・・・・部長
町田博	産業育成支援部産学連携推進課・テりノコーディネーター
八重樫 順一	産業育成支援部産学連携推進課・テりノコーディネーター

【再委託先 (研究員)】

匠ソリューションズ株式会社

氏名	所属・役職
大江 良一	取締役副社長・事業推進部長
岩本 正美	代表取締役社長
堀米 春輝	技術統括部・研究員
ラケサール ラウ・ィカント	技術統括部・研究員
佐藤 崇	技術統括部・研究員
鈴木 彰	技術統括部・研究員

国立大学法人 東北大学

氏名	役職・所属
桝井 昇一	電気通信研究所 教授

(3)経理担当者及び業務管理者の所属、氏名

【管理法人】

公益財団法人みやぎ産業振興機構

(経理担当者)産業育成支援部	産学連携推進課 テクノコーディネーター	町田	博
(業務管理者)産業育成支援部	部長	中塚	朝夫

【再委託先】

匠ソリューションズ株式会社		
(経理担当者)取締役副社長・事業推進部長	大江	良一
(業務管理者)代表取締役社長	岩本	正美

国立大学法人 東北大学

(経理担当者)電気通信研究所	経理課経理係長	秩父	啓輔
(業務管理者)電気通信研究所	教授	桝井	昇一

(4) 他からの指導・協力者名及び指導・協力事項

研究推進会議委員

氏名	所属・役職	備考
大江良一	匠ソリューションズ株式会社・取締役副社長、事業推進部長	ΡL
岩本正美	匠ソリューションズ株式会社・取締役副社長	SL
堀米 春輝	匠ソリューションズ株式会社技術統括部・研究員	
ラケサール ラウ・ィカント	匠ソリューションズ株式会社技術統括部・研究員	
佐藤 崇	匠ソリューションズ株式会社技術統括部・研究員	
鈴木 彰	匠ソリューションズ株式会社技術統括部・研究員	
桝井 昇一	国立大学法人東北大学電気通信研究所・教授	
中塚朝夫	(財)みやぎ産業振興機構 産業育成支援部・部長	
村上 信幸	(財)みやぎ産業振興機構 産学連携推進課・課長	
碓井 聡	(財)みやぎ産業振興機構 産学連携推進課・副参事	
町田 博	(財)みやぎ産業振興機構 産学連携推進課・テクノコーディネーター	
八重樫 順一	(財)みやぎ産業振興機構 産学連携推進課・テクノコーディネーター	
青木 孝文	国立大学法人 東北大学大学院情報科学研究科・教授	アドバイザー
助村隆郎	富士通マイクロソリューションズ株式会社・統括部長	アドバイザー

アドバイザーの役割

アドバイザー	主な指導・協力事項
青木 孝文	A D コンバータの市場動向、システムへの応用・展開
助村隆郎	エンドユーザからの要望の吸い上げ

1-3 成果概要

<u>(1) AD コンパータの実装要素技術の開発</u>

(1)-1 キャリブレーションの高精度化と高速化(担当;<u>東北大学電気通信研究所)</u> 平成 21 年から 22 年にかかる研究開発事業及び補完研究事業(以降は「現在までの研 究」と言う)の成果では、キャリブレーション時間が約 5msec かかっており、下記対策 を実施し、キャリブレーション時間 2msec 以下となるようなアルゴリズムを確立した。 (1)現状の FFT の処理が、Ch 0 をリファレンスとした 4 個の AD コンバータに対し

て、Ch0 と Ch1、Ch0 と Ch2、Ch0 と Ch3 の2本の信号の合成波に対して合計3回の FFT が必要となる課題に対し、Ch0 から Ch3 の4本の合成波により一回の FFT で実現する手法を確立した。

(2)キャリブレーション実施時に評価するゲイン誤差、オフセット誤差、Phase Skew は、FFT スペクトルが特定の周波数のみに現れる性質を利用し、FFT 計算 量を抜本的に削減する手法を開発した。

なお、最新の研究動向を調査するため、回路設計に関する最新の研究成果が報告される ISSCC(International Solid-State Circuit Conference)(2011 年2月開催) および、 CICC(Custom Integrated Circuit Conference)(2011 年9月開催)の両国際会議に 出席し、新たな高精度・高速キャリブレーションの研究動向を調査し、学会発表ではデジ タルドメインのデジタルアシスト技術が主体であった。

(本研究はアナログドメインのデジタルアシスト技術)デジタルドメインのデジタルア シスト技術は、実用化されるまでの課題が多いことが分かった。

(1)-2 ハードウェアサイズの最適化(担当;匠ソリューションス、社)

現在までの研究成果では、デジタル部の回路規模は 200K ゲート + 700KbRAM となっている。更に、ゲイン、オフセット、Phase Skew のみを算出する簡易的な FFT 演算方法を検討し、デジタルアシストの回路規模を 80K ゲート+217KbRAM に最適化する事で、AD コンバータの面積を約 4.8mm²(5mm²以下)、消費電力を9.98mW(10mW 以下)を達成した。但し()内は目標値。

<u>(2)デジタルアシスト AD コンバータの回路設計</u>

(2)-1 65nm プロセスの設計手法の構築(担当;東北大学電気通信研究所)

【目標】 -1~ -5 の論理設計、物理設計を行う際に必要となる 65nm プロセスにお いて、システム全体が検証可能となるアナログ・ミックスドシグナル回路設計手法を構 築する。

前述の Murmann 教授によれば、現状のデジタルアシスト・システムでは、 Matlab による機能レベルの確認がなされているだけで、回路レベルでの検証 はなされていない。このため、Verilog-AMS 環境を構築し、回路レベルでの 動作検証が可能な設計環境を構築した。

(2)-2 アナログ BIST/BOST Co-Design 設計(担当;匠ソリューションス・社)

【目標】 -1 の結果を基に、自己診断時間 2 msec 以下、テストコストの 1/3(従来 比)削減を目指す。

アナログ回路およびデジタル回路の自己診断テストを行うため、LSI内部にテスト パタンを自動発生する回路とその出力を解析する回路(BIST: Built-In Self Test)を 内蔵させた。更に、BIST回路によって自動発生したテストパタンの補正や自己診断さ れた結果を元に外部診断結果を通知する回路(BOST: Built-Out Self Test)を組み 合わせ、テスト効率を向上させ、テストコストを下げた。

(2)-3 デジタル部論理設計による FFT 処理最適化(担当;匠ソリューションス、社)

【目標】デジタルアシスト回路の回路規模及びメモリ容量の削減(平成 21 年度研究の 1/2 以下)を実施する。

平成21年度の研究では、一般的なFFTのアルゴリズムを用いて、アナログ特性の 解析を行う手法を用いていたが、回路規模および使用するメモリ容量が増加していた。 この問題の回避策として、FFTアルゴリズムをベースに、より簡易化させたアルゴリ ズムを研究した後、デジタルアシスト回路の設計を行った。

(2)-4 Gain/Offset 補正付き AD コンパータの回路設計<u>(担当; 匠ソリューションス・社)</u> 【目標】65nm プロセス対応可能な Gain/Offset 補正付き AD コンバータ回路を実現。

平成 21 年度の研究開発で得られた DAC とリニア・アンプを使用した補正回路をそのまま 1-Chip 化する事は困難である。そこで、65nm プロセスに対応できる、Gain/Offset の補正を行えるアナログ回路を研究し、ADコンバータに実装する。

(2)-5 Phase Skew の補正回路設計<u>(担当;匠ソリューションス・社)</u>

【目標】Phase Skew(クロックのゆらぎ、ゆらぎの大きさによって誤動作に繋がる) 補正回路の設計を行う。

クロックをベースに動作しているアナログ回路は、Phase Skew を如何に小さく抑 えるかが大きな課題であり、本研究では、Phase Skew を 10psec 以下に抑える技術 を研究開発し、アナログ回路の誤動作を防止し、システムに影響が出ない範囲まで誤差 を削減させた。

(2)-6 BIST/BOST のシステム制御回路設計<u>(担当;匠ソリューションス・社)</u>

【目標】(2)-1 で開発するアナログ BIST/BOST 回路にシステムレベルでBIST 回路を制御するような改造を施すことにより、システム処理の合間にアナログ特性を補正し、使用環境に応じたアナログ特性の補正を行うことを可能とする。

LSI外部からの制御により BIST 回路を起動する仕組みを開発し、より安全性の高 いデジタルアシストADコンバータを実現させた。

<u>(3)</u> デジタルアシストADコンバータの試作開発(担当;匠ソリューションス、社)

【目標】(2)で開発する回路設計結果を基に、65nm プロセスを用いてデジタルアシス ト回路を搭載した AD コンバータのチップレイアウト(IC チップインプリ)及び IC (LSI)試作の仕様を作成し、LSI 試作品を製造する

微細化に伴うアナログ特性の劣化を対策し、デジタルアシスト AD コンバータ IC (LSI 試作品)を実現した。

(4) デジタルアシストADコンパータの評価(担当;匠ソリューションス・社)

(4)-1 評価用 FPGA ボードの完成

【目標】(3)のLSI試作品を評価するために、評価用 FPGA ボードの製作を行う。

評価用FPGAボードは、平成21年度の研究で製作した評価用FPGAボード(メインボード)に改造を加えて製作した。また、書き換え可能なFPGAには評価・解析を行うための回路を設計し搭載した。また、LSI試作品を搭載するためのサブ基板を新規に製作し、評価用FPGAボードに接続させ、デジタルアシストADコンバータの評価環境の構築を行った。

(4)-2 最終評価

(3)で開発した LSI 試作品と、(4)-1 で開発した評価用 FPGA ボードを用いて、 速度(サンプリング周波数)、利得・オフセットのミスマッチ、Phase Skew を測定し、 目標数値を達成していることを確認した。

 1 - 4 当該プロジェクト連絡窓口 公益財団法人みやぎ産業振興機構 〒980-0011 宮城県仙台市青葉区上杉一丁目14番地2 Tel:022-225-6636 Fax:022-263-6923 e-mail:<u>koudo@joho-miyagi.or.jp</u>

産業育成支援部 部長 中塚 朝夫

産業育成支援部産学連携推進課 村上信幸、碓井聡、町田博、八重樫順一

第2章 本論 - AD コンバータの実装要素技術の開発

2-1 キャリブレーションの高精度化と高速化

実施項目と結果は下記の通りである。

- 1)現状の FFT の処理が、Ch0 をリファレンスとした 4 個の AD コンバータに対して、 Ch0 と Ch1、Ch0 と Ch2、Ch0 と Ch3 の2本の信号の合成波に対して合計 3 回の FFT が必要となる課題に対し、Ch0 から Ch3 の4本の合成波により一回の FFT で実 現する手法を確立した。
- 2)キャリブレーション実施時に評価するゲイン誤差、オフセット誤差、Phase Skew は、 FFT スペクトルが特定の周波数のみに現れる性質を利用し、FFT 計算量を抜本的に削 減する手法を開発した。本成果を基に、匠ソリューションズ社で Tapeout 完了した。
- 3)キャリブレーションの高精度化と高速化に関する抜本的な改善手法を研究した。
 Digital-Assist 技術の基本からの再検討
 LMS を利用した Time-Interleaved A/D 変換器の Gain/Offset/Phase Skew の
 検出・補正技術の検討

なお、最新の研究動向を調査するため、回路設計に関する最新の研究成果が報告される ISSCC(International Solid-State Circuit Conference)(2011年2月開催)、および、 CICC(Custom Integrated Circuit Conference)(2011年9月開催)の両国際会議に出 席し、新たな高精度・高速キャリプレーションの研究動向を調査した。前者のISSCC出張 時においては、Stanford大学を訪問し、Murmann 教授と情報交換を行い、研究の方向性 について議論した。

【FFT 処理の簡略化】

- M 個の ADC に対し通常動作(time-interleaved 動作)と同じようにクロックを与える
 - 実際と同じような mismatch が現れるはず
 - ただし、出力は各 ADC で個別に観測する



- 各 ADC は周波数 f_s/M で動作しているので、これらを(1/f_sずつずれて)同期した独立の ADC とみなす
- それらに周波数が既知の正弦波を入力することで、offset, gain および phase skew を検出する

 ただし、検出時各 ADC は f_s/M で動作するため、正弦波の周波数は(f_s/M)/2 より低くなければならない

• 正弦波を以下のように仮定する

$$x_{c}(t) = A\cos\left(2\pi \frac{k_{0}}{N} \frac{f_{s}}{M} t + \varphi\right)$$

ここで、 \phi(10番目) のADCの出力にお
ける初期位相を示す

- m 番目の ADC の出力を考えてみる
 - Time-Interleaved のときのサンプリング周期を T_sとする
- Offset o_mが加算されている
- Gain a_mが乗算されている
- n 番目のサンプルがサンプリングされる時刻は、
 m 番目の ADC では nMT_s + mT_s + τ_m
 - mT_sは time-interleaved 動作のための「理想的な」時間差
 - τ_mはタイミングの誤差
- 正弦波 x_c(t)に対する m 番目の ADC の出力は



- Offset は直流分としてあらわれる
- Gain は振動成分の振幅にあらわれる
- Timing Skew は振動成分の位相にあらわれる
- 振動成分の振幅・位相を得るため、周波数解析する
- x_m[n]の N-point DFT spectrum は以下の形になる

$$X_{m}[k] = NC_{e,m} \cdot \delta[k - k_{0}] + NC_{e,m}^{*} \cdot \delta[k - (N - k_{0})] + No_{m} \cdot \delta[k]$$

k₀番目のbinの値 (N- k₀)番目のbinの値 0番目のbinの値

ここで、振動成分(k₀番目の bin)について、

- ただ 1 つの bin に gain と timing skew が両方含まれる
- したがって、mismatch は以下の形で検出される

絶対値
$$|X_m[k_0] = \underline{N \cdot A} \cdot a_m$$

偏角 $\angle X_m[k_0] = \varphi + 2\pi \frac{k_0}{MN} m - 2\pi \frac{k_0}{MN} f_s \tau_m$
 $X_m[0] = \underline{N} \cdot o_m$

- 定数が乗算/加算されているが、mismatch を比や差で表現するならば、容易に計算す ることができる
- 0 番目と k₀番目の bin のみが必要なため、FFT 処理の簡略化ができる
- X_m[0]は積算にすぎない
- X_m[k₀]は信号 x_m[n]と exp(-j2πk₀n/N)の内積である
 - 式で書くと以下のようになる

$$X_{m}[k_{0}] = \sum_{n=0}^{N-1} x_{m}[n] \cdot e^{-j2\pi \frac{k_{0}}{N}n}$$

- 式の形が示す通り、この計算は積和演算器で実装できる
- 積和演算をサンプリングと同期させれば、リアルタイムで FFT 処理ができる ことになる!
- <u>ハードウエア実現</u>



【Digital-Assist 技術の基本からの再検討】

- 目的
 - Scaled CMOS テクノロジにおける A/D 変換器における FoM の改善
 - Pipeline A/D 変換器に注目し、消費電力の最小化をめざす
 - Residue Amplifier において、Power を必要とする OTA を用いず、非線形の Open Loop Amplifier を使用、非線形性を Digital 回路により Backgroundで補正



Murmann and Boser, Digitally-Assisted Pipeline ADCs Kluwar, 200

Open-Loop Amplifier の特徴





Open-Loop Amplifier の課題: Nonlinarity

- Differential Pair における Nonlinearity
 - Nonlinearity が大きくない場合、3次までを考慮すれば良い
 - この前提で Digital 補正を実施



Digitally-Assisted Pipeline Stage の構成

- 初段のみを Calibration する: 後段は Backend Stage B_bで簡略化
 - "Correction " 部: Open-Loop Amplifier の Nonlinear 成分を Digital 補正
 - "Estimation"部: Digital 補正回路のパラメータを算出
 - "RNG"部: Background 補正における、パラメータを算出可能する条件の 実現



Digital 補正回路

■ Ga を ga(Va)として Polynomial Model で表記し、Additive に補正



- しかし、ga(Va)の逆関数を求めるのは、容易ではない
- ga を、Fully Differential Amplifier に適用できるように変更

$$g_{a}(V_{a}) = a_{1}V_{a} + a_{2}V_{a}^{2} + a_{3}V_{a}^{3} = b_{0} + b_{1}(V_{a} - V_{s}) + b_{3}(V_{a} - V_{s})^{3}$$

$$g_{a1}(V_{a1}) = V_{res1} = b_{1}V_{a1} + b_{3}V_{a1}^{3} \qquad b_{0} = \frac{2a_{2}^{3}}{27a_{3}^{2}} - \frac{a_{1}a_{2}}{3a_{3}}$$

$$b_{1} = a_{1} - \frac{a_{2}^{2}}{3a_{3}} \qquad b_{3} = a_{3}$$

$$V_{s} = -\frac{a_{2}}{3a_{3}}$$

■ 補正回路の全体構成



$$p_{1opt} = 1 - \frac{b_1}{2^R} = 1 - \frac{a_1 - \frac{a_2^2}{3a_3}}{2^R} \quad p_{3opt} = \frac{b_3}{b_1^3} = \frac{a_3}{\left(a_1 - \frac{a_2^2}{3a_3}\right)^3} \cong \frac{a_3}{a_1^3}$$
$$p_{2opt} = \frac{2a_2^3}{27a_3^2} - \frac{a_1a_2}{3a_3} \cong -\frac{a_1a_2}{3a_3}$$

これらパラメータを "Estimation"部で求 める

2-2 ハードウエアサイズの最適化

FFT 演算は、正弦波信号に位相不連続性が存在すると、正弦波とは無関係の信号成分が演算 結果に現れる。通常は窓関数を使用して位相不連続性を抑えるが、窓関数は複雑な演算であり、 これを回路化する事が回路規模の増大に繋がっていた。ここで、正弦波を"ある特定の周波数"と する事で位相不連続性を無くす事ができ、窓関数を不要とできる。

また、Gain / Offset / Phase Skew は FFT 演算結果の特定の周波数 bin にのみ表れる性質 がある事から、FFT 演算対象をこれらの bin のみとする事で回路規模を削減した。

以上の手法で最適化した FFT 演算回路は、積和演算のみで構成されるシンプルな回路となった。最適化後の FFT 回路ブロック図を下図 2 - 2 . 1 に示す。



図2-2.1 最適化した FFT 演算回路

以上の手法で回路規模を削減した結果、デジタルアシスト AD コンバータ全体で 5mm² 以下 のサイズを実現した。下図2-2.2にチップサイズを示す。



図2-2.2 デジタルアシスト AD コンバータのチップサイズ

第3章 本論 - デジタルアシスト AD コンバータの回路設計

デジタルアシスト AD コンバータに本来必要となる機能は次の3つである。 Gain エラー / Offset エラー / Phase Skew を検出する機能 Gain / Offset / Phase Skew を調節する機能 Gain / Offset / Phase Skew の補正量を算出する機能

本年度の研究で試作するデジタルアシスト AD コンバータ LSI は、上記3つのうち を内 蔵する。の補正量算出機能については、補正量演算結果を格納する RAM を LSI 内部に設け、 演算そのものはLSI外部(PC やマイコン等)で行う仕様とした。本仕様により、補正演算 式の構成に柔軟性を持たせる事が出来た。





図3.1 試作デジタルアシスト AD コンバータ LSI 機能ブロック図

3 - 1 65nm プロセスの設計手法の構築

3-1~3-5 の論理設計、物理設計を行う際に必要となる 65nm プロセスにおいて、システム全体が検証可能となるアナログ・ミックスドシグナル回路設計手法を構築した。

Murmann 教授によれば、現状のデジタルアシスト・システムでは、Matlab による機能レベルの確認がなされているだけで、回路レベルでの検証はなされていない。このため、 Verilog-AMS 環境を構築し、回路レベルでの動作検証が可能な設計環境を構築した。

3 - 2 アナログ BIST/BOST Co-Design 設計

本試作LSIにおける自己診断機能(BIST/BOST)は、以下の構成により実現している。 <BIST>

- ・デジタルアシスト機能にて Phase エラー / Offset エラー / Gain エラーを検出する。 エラー情報は LSI コントローラ内のレジスタに表示する。
- ・テストパターン(正弦波信号)生成機能は LSI 外部に BOST 機能の一部として実装する。 正弦波生成回路は回路規模が大きい為 LSI 内部に実装するにはエリアペナルティが大きく、 チップ面積の増大及びコストアップ要因になると判断した。
- < BOST >
- ・テストパターン生成回路と、自己診断情報のモニタ機能を有する。
- ・BOST(自己診断情報)の出力インターフェースは汎用シリアルインターフェースである I2Cを用いている。これにより、テストシステムの構築に柔軟性を持たせる事ができた。



下図3-2.1に本試作 LSI の自己診断機能 (BIST/BOST) ブロック図を示す。

3 - 3 デジタル部論理設計による FFT 処理最適化

これまでの FFT 演算部は、処理に時間を要する為に各 SAR-ADC が出力する正弦波データを 逐次処理できず、一旦メモリに保持してから各 Ch ごとに FFT 演算を行い、その結果を特性補 正部へ渡していた。この為、多くのメモリと3回の FFT 処理を必要であった。



図3-3.1 これまでの研究における FFT 処理概要

今回の研究では2 - 2 に示した通り FFT 演算部の最適化を行っている。最適化 FFT 演算部は 周波数スペクトルを限定している為に高速演算が可能であり、各 SAR-ADC の正弦波データを 同時かつ逐次処理する事が可能となった。この為メモリ容量を大幅に削減でき、FFT 演算回数 も 1 回に減らす事ができた。



図3-3.2 本研究における FFT 処理概要

3 - 4 Gain/Offset 補正付き AD コンバータの回路設計

表2.1に示した通り、本デジタルアシストADコンバータLSIは4つの逐次比較型ADコ ンバータより構成される。これらの逐次比較型ADコンバータは特性補正機能(Gain 調整及び Offset 調整)を備える必要がある。

ここで設計する逐次比較型 AD コンバータは、LSI 内では一つのマクロとして扱われる。以下、LSI であるデジタルアシストADコンバータとの混同を避ける為、逐次比較型 AD コンバータマクロを「ADCコアマクロ」と表記する。

Phase 調整機能は、ADC コアマクロとは別の回路ブロックで実現している(3-5)。

下図3-4.1にADCコアマクロのブロック図を示す。ADCコアマクロはSAR-ADC部 (水色ブロック)とGain/Offset調整部(黄ブロック)及びこれらの制御部(緑ブロック)よ り構成される。



3 - 4 - 1 ADC コアマクロの AD 変換動作概要

差動アナログ入力信号の電圧を S/H (Sample-Hold)回路でホールドし、
 次段の COMP 部にて電位差の比較を行う。
 COMP の比較結果を次段の SAR 部で取り込み、CDAC 部の容量キャパシタアレイで
 電荷の重みづけを判定し、COMP 部で再度データの比較を行う。
 上記 を 10 回(10bit 分)実行、結果を AD 変換データとして REG 部へ送る。

3-4-2 Gain/Offset調整機能

3 - 4 - 1 で述べた通り、ADC コアマクロのAD変換はキャパシタアレイを使用している。 この変換動作を判りやすく述べれば次の通りとなる。

あらかじめ内部のキャパシタ(コンデンサ)アレイに電荷を蓄えておく サンプリングで得た入力アナログ信号の電圧と、キャパシタアレイの電荷(電圧)を比較 (キャパシタを複数接続すると電圧が上がる。入力電圧と等しくなる個数を求める)

入力信号電圧と等しくなったキャパシタの個数をデジタル値に置き換える。

ここで、 の回路に手を加える事で Gain 調整機能と Offset 調整機能を実現した。具体的な 方法は以下の通りである。

・Gain 調整 :キャパシタ数をデジタル値に置き換える際の割合の制御で実現

・Offset 調整:キャパシタ数をデジタル値に置き換える際のキャパシタ数の増減で実現

なお、デジタルアシストにおける補正誤差を1LSB以下とする為、Gain 制御ビットを8[bit]、 Offset 制御ビットを11[bit]としている。

3-5 Phase Skew の補正回路設計

一般的な位相調整回路としては PLL (Phase-locked loop)が知られるが、PLL はジッタ (タイミングの揺れ)を伴う為、本LSIには適用できない。そこで、伝搬遅延を用いた位相調 整機能を構成した。これは、信号が抵抗(伝搬調整用素子)を通過する際、入出力間でわずかに 位相差(伝搬遅延)が生じる事を利用した物である。

実際の回路では、複数の抵抗をセレクタ経由で直列に接続。制御部からの設定により任意数の 直列抵抗を構成するものとしている。下図3-5.1に Phase Skew 補正回路のブロック図を 示す。



図3-5.1 Phase Skew補正回路ブロック図

抵抗は熱(温度)の影響を受ける素子の為、本回路も熱の影響が予想されたが、ここで表 れる影響は「抵抗素子1個あたりの伝搬遅延量の増減」であり、1個の抵抗素子の値を十 分小さく(LSI動作温度上限における伝搬遅延が10ps以下となる値)とする事でこの問 題を回避できると判断した。

3 - 6 BIST/BOST のシステム制御回路設計



下図3-6.1に本研究で開発した BIST/BOST システム制御回路のブロック図を示す。

図3-6.1 BIST/BOST システム制御回路ブロック図

今回はテストパターン発生回路として外部パルスジェネレータを使用したが、これは汎用 DAC に置き換える事が可能である。またPCについても、FPGA をマイコンに置き換える事で 不要とできる。この結果、BOST システムとして必要なのはマイコン・汎用 DAC のみとなり、 外部機器を必要としないシンプルな BOST システムを構築できる。

第4章 本論 - デジタルアシスト AD コンバータの試作開発

第3章で開発した回路をシリコンウェハー上にレイアウトし、LSIを試作した。本試作LS Iの基本諸元を下表4.1に、試作LSIのチップデータを表4.2に示す。

基本諸元	パッケージ	120pin QFP
	プロセステクノロジー	65nm CMOS プロセス
電源仕様	アナログ電源	1.2V および 3.3V(二電源)
	デジタル電源	1.2V および 3.3V(二電源)
AD 変換仕様	AD 変換方式	逐次比較型 AD コンバータ×4による時分割変換方式
	サンプリング周波数	200[MHz] (50[MHz]×4インターリープ)
	変換精度	10bit
クロック仕様	入力周波数	200MHz(MAX)
アナログ入力仕様	差動入力電圧範囲	1.2Vp-p
	差動コモン電圧	0.6V (内部生成)
デジタル入出力仕様	入出力電圧	3.3V

表4.1 試作ADコンバータLSI基本諸元

チップサイズ(DIE AREA)	4.200mm × 4.200mm
チップサイズ(CORE AREA)	3.402mm × 3.402mm
配線層数	7 層(6Cu + 1AI)
SRAM 容量	1024×10∶4個 / 1024×11∶1個 / 1024×16∶8個
回路面積(アナログ部)	2.8 [mm ²]
回路面積(デジタル部)	2.0 [mm ²]
回路規模(SRAM 含む)	436043 [Gate]
回路規模(SRAM 含まず)	51900.8 [Gate]

表4.2 試作LSIチップデータ

第5章 本論 - デジタルアシスト AD コンバータの評価

5 - 1 評価用 FPGA ボードの完成

第 4 章で開発した試作LSIを搭載する評価ボードは、<u>市販の汎用FPGA評価ボード上に、</u> <u>新規開発のADコンバータ搭載基板(以下ADC基板と称す)を接続</u>する構成とした。LSI実 装方式はソケット方式とし、LSIの交換・試験を容易にしている。

本評価ボードの機能ブロック図を図5-1.1に記す。



図5-1.1 評価ボードブロック図

本評価ボードに搭載する FPGA は、I2C バスを介した AD コンバータ LSI の制御、及び AD 変換データの収集・解析を行う。下図 5 - 1 . 2 に評価用 FPGA の機能ブロック図を記す。



図 5 - 1 . 2 評価用 FPGA 機能ブロック図

完成した評価用 FPGA ボード (汎用 F P G A ボード + A D C 基板)の写真を図 5 - 1 . 3 に 示す。



図5-1.3 評価ボード写真

5-2 最終評価

5-2.1 評価状況概要

デジタルアシスト AD コンバータ LSI の評価状況を下表 5 - 2 . 1 に示す。

大項目	中項目	小項目	検証結果	備考
アナロク / デジタル共通	リセット入力	Jtyl入力		
	クロック入力	外部 200MHz クロック		
		内部 50MHz ウロック		
	主制御機能	レジスタによる動作制御		
		レジスタへの状態表示		
アナログブロック	外部入出力	補正用正弦波入力	(確認中)	
		アナログ信号入力	(確認中)	
	SAR-ADC	S/H 回路		5-2-2 参照
	(ADC コアマクロ)	C-DAC 回路		
		コンパレータ回路		
		SAR 回路		
	テッタルアシスト機能	Gain 補正機能	(確認中)	
	(アナロク [・] フ [・] ロック)	Offset 補正機能	(確認中)	
		Phase Skew 補正機能		5-2-3 参照
テ`シ`タルフ`ロック	外部入出力	12C		
		AD 変換データ出力(インターリーブ)	(確認中)	
		AD 変換データ出力(Ch 個別)	(確認中)	
		補正状態表示	(確認中)	
		再キャリプレーション	(確認中)	
	テッタルアシスト機能	Gain 補正機能制御	(確認中)	
	(デジタルプロック)	Offset 補正機能制御	(確認中)	
		Phase Skew 補正機能制御	(確認中)	
	最適化 FFT 回路	ADC(Ch0)FFT	(確認中)	
		ADC(Ch1)FFT	(確認中)	
		ADC(Ch2)FFT	(確認中)	
		ADC(Ch3)FFT	(確認中)	

表 5 - 2 . 1 デジタルアシスト AD コンバータ LSI 評価状況

・LSIの諸機能のうち、主制御機能については設計仕様通りの動作を確認した。

・ADC コアマクロにおいて問題点が見つかった為、他機能の確認が進んでいない。

・Phase Skew 補正機能についても検討課題が見つかっている。

5 - 2 - 2 ADC コアマクロ

現時点では、試作したLSIのADコンバータ出力は、入力信号に関わらず常に「0」が出力される。この点について ADC コアマクロの回路を確認したところ、S/H+CDAC ブロックにおいて問題が確認された。

<評価結果>



下図 5 - 2 - 2 . 1 に S / H + CDAC の回路ブロック図を示す。

図 5 - 2 - 2 . 1 S / H + CDAC の回路ブロック図

本回路は、本来は下図5-2-2.2に示した動作となる。



図5-2-2.2 S/H+CDAC タイミングチャート(設計仕様)

これに対し、試作LSIでは DSEL[0:9]の生成回路において接続ミスがあった為に DSEL[0:9]がネゲートされず、正常動作しない回路となっている(下図5-2-2.3)



図5-2-2.3 S/H+CDAC タイミングチャート(試作LSI)

<解析結果>

DSEL ネゲート信号の生成回路において、下記の接続の違いがあった。 仕様:500MHz クロックの 11 サイクル目で生成するパルスを接続 実機:LSIリセット信号を接続

<改善策>

従来のアナログ回路の検証手法は、SPICE ネットリスト(トランジスタレベル)の シミュレーションであったため、非常に遅く、1サイクルのシミュレーション時間は 3日間を要していた。今回の接続の違いを見つけるためには、2サイクル以上の シミュレーション時間が必要とされ、現実的な時間ではない。

このため、アナログ回路の高速シミュレーション技術である Verilog-A を用いた 検証手法を確立し、従来の検証時間を1/100(1週間が1.5時間)にする検証 技術を立ち上げる。

29

5-2-3 Phase Skew補正回路

<評価結果>

Phase Skew 補正回路の測定結果を表5-2-3.1に、グラフを図5-2-3.2に示す。

備考

Phase Skew の1補正値あたりの位相調整量は[ps]単位と小さく、通常の試験機材では測定できない。 この為、16 補正値毎の位相調整量を測定し、16 で除算する事で1補正値あたりの位相調整量を算出している。

位相設定値	基準クロックとの差分	[設定値=0]からの差分	16 補正値毎の調整量	1 補正値毎のシフト量
(16 単位で設定)	[ns]	[ns]	[ps]	[ps]
0	9.4	0.0	-	-
F	10.0	0.6	600.0	37.5
1F	10.4	1.0	400.0	25.0
2F	10.5	1.1	100.0	6.2
3F	10.8	1.4	300.0	18.8
4F	10.6	1.2	-200.0	-12.5
5F	11.0	1.6	400.0	25.0
6F	11.2	1.8	200.0	12.5
7F	11.6	2.2	400.0	25.0
8F	11.1	1.7	-500.0	-31.3
9F	11.4	2.0	300.0	18.8
AF	11.6	2.2	200.0	12.5
BF	11.9	2.5	300.0	18.8
CF	11.7	2.3	-200.0	-12.5
DF	12.0	2.6	300.0	18.8
EF	12.2	2.8	200.0	12.5
FF	12.6	3.2	400.0	25.0

表 5 - 2 - 3 . 1 Phase Skew 補正回路測定結果



図 5 - 2 - 3 . 2 試作 LSI における Phase Skew 補正グラフ

上記結果の通り、試作LSIのPhase Skew 補正回路は以下の特性であった。 ・補正精度が10[ps]以上 (設計時シミュレーションでは5[ps]を達成) ・補正特性が非リニア (設計時シミュレーションではリニア線形を達成) <解析結果>

LSIを製造する際、設計データを製造用データに変換する。この際、回路中に配線層の平 坦化処理を行うためダミーパターンが自動挿入される。前述の設計時シミュレーションと実機 LSIとの特性差分は、このダミーパターンと信号配線間に生じる微小な容量の蓄積によって 生じたものと考える。ダミーパターンは回路動作に影響を与える事から、通常のLSI開発で はダミーパターン挿入後のデータで実負荷シミュレーションを行い、必要に応じて設計変更や 特性チューニングを行う必要であることが分かった。

<改善策>

下図5-2-3.3に試作LSIとダミーパタンを考慮した実負荷シミュレーションのグラフを示すが、両者に差分はほとんど無く、実負荷シミュレーションの結果は信頼できる物である。このことから、本件は実負荷シミュレーションによる回路特性チューニング(抵抗値や回路レイアウトの調整)を行う事で所期の目的を達成する事が可能である。



図5-2-3.3 試作LSIと実負荷シミュレーションの比較

5-2-4 消費電流

試作LSIにおける消費電力(実測値)を下表5-2-4.1に示す。

回路ブロック	消費電力(mW)
アナログブロック	0.758
デジタルブロック	9.222
合計	9.98

<測定条件> 動作状態 :静止状態 温度 :25

表5-2-4.1 試作LSIにおける消費電力(実測値)

備考

上記は静止状態での測定値であり、動作状態における消費電力ではない。但し、65nm 以下の微細プロセスではリーク電流(静止状態における半導体素子内の漏れ電流)が大きく、 一般には静止状態と動作状態の消費電力がほぼ等しくなる。この為、上表で記した静止状態 の消費電力は、ほぼ動作状態の消費電力と考えられる。

第6章 全体総括

6-1 研究開発成果

現時点における本研究の成果を、H21年度研究成果と併せて下表に示す。

課題	本事業目標 (ニーズ)	H21 年度成果	H22 年度成果	現状
情報処理の高速化	200MSPS	200MSPS	-	達成
利得、オフセットの ミスマッチ	1LSB 以下	1LSB 以下	-	達成
Phase Skew の抑制	<u>10psec 以内</u>	<u>200psec 以内</u>	検証中	検証中
	<u>5mm²以下</u>	-	アナロク・部 2.8mm ² テ・シ・タル部 2.0mm ²	達成
	<u>10mW 以下</u>	-	9.98mW	達成
自己診断時間	<u>2msec 以内</u>	-	検証中	検証中

表 6 - 1 . 1 研究開発成果

6-2 研究開発後の課題および事業化展開

6-2-1 研究開発後の課題

< 短期の課題 >

5-2項で記した通り、本研究で試作したLSIは幾つかの課題が確認され、今後も評価作 業は続けて行く。評価作業終了後、本試作LSIにおける課題の対策および検証結果の反映を 行ったLSI(試作2版)を試作し、デジタルアシストADコンバータの実用性検証を行う。 LSI(試作2版)の試作はH24年度中に行う予定。

<実用化に向けた課題>

試作LSIの機能仕様は研究を主目的としたものの為、川下産業のニーズに十分に応えられていない部分がある。具体的には Calibration / BIST 用正弦波生成回路の内蔵化である。試作 LSI では正弦波生成回路を LSI 外部に設けているが、利便性を考慮すればLSIに内蔵する事が望ましく、その為には低コスト・省スペースの正弦波生成回路を実現する必要がある。

従来の FFT 回路の場合は高精度な正弦波を必要としたが、本研究で最適化した FFT 回路は 特定の周波数 Bin のみを検出するものの為、使用する正弦波信号は特定周波数のみ精度を確保 すればよい。この事から、正弦波生成回路の最適化によって低コスト・省スペースは十分に達 成可能と考える。

6-3-2 事業化展開

高速・高精度なセンサーシステムに対して、高性能デジタルアシストADコンバータの展開 を考えている。具体的なセンサーシステムとして下記を予定している。

・高速・高精度な直流電流センサーシステム



・次世代家屋向け環境センサーシステム

